PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-206118

(43) Date of publication of application: 30.07.1999

(51)Int.CI.

H02M 3/28

(21)Application number: 10-008659

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:


20.01.1998

(72)Inventor: NODA HIROSHI

(54) SYNCHRONOUS RECTIFYING CIRCUIT AND FORWARD CONVERTER POWER UNIT (57) Abstract:

PROBLEM TO BE SOLVED: To raise power efficiency, by removing reactive currents.

SOLUTION: A synchronous ratifying circuit 101 has an FET 5 for rectification, an FET 6 for commutation, a drive means 110 for driving the FET 5 by a monostable multivibrator IC 19, and a control means which detects the quantity of timing slippage between the turning on of the FET 3 and the turning off of the FET 6, and controls the drive means 10 so that the FET 6 may be turned on just before the turning on of the FET 3. The control means has a first detector 111 which detects the timing of the switching of the FET 3, a first control signal generator 112 which gives the drive means 110 trigger pulses synchronously with the turning on of the FET 3 and turns on the FET 6, a second detector 113 which detects the timing of the tuning off of the FET 6, a second control signal generator 114 which gives the drive means 110 a control signal geared to the aboveperiod of the FET 6.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

. (19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平11-206118

(43)公開日 平成11年(1999)7月30日

(51) Int. C1. 6

識別記号

H 0 2 M 3/28 FI

H 0 2 M 3/28

F

Т

審査請求 未請求 請求項の数11

OL

(全11頁)

(21)出願番号

特願平10-8659

(22)出願日

平成10年(1998)1月20日

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 野田 寛

東京都港区虎ノ門1丁目7番12号 沖電気工

業株式会社内


(74)代理人 弁理士 前田 実

(54) 【発明の名称】同期整流回路およびフォワード型コンバータ電源

(57)【要約】

【課題】 無効電流をなくし、電源効率を高くする。

【解決手段】 同期整流回路101は、整流用FET5 と、転流用FET6と、モノステーブルマルチバイブレ ータIC19によりFET6を駆動する駆動手段110 と、FET3のターンオンとFET6のターンオフのタ イミングずれ量を検知しFET6がFET3のターンオ ンの直前にターンオフするように駆動手段110を制御 する制御手段とを有する。制御手段は、FET3のスイ ッチングタイミングを検知する第1の検知部111と、 FET3のターンオンに同期して駆動手段110にトリ ガパルスを与えFET6をターンオンさせる第1の制御 信号生成部112と、FET6のターンオフタイミング を検知する第2の検知部113と、検知された上記のタ イミングずれ量に応じた制御信号を駆動手段110に与 えFET6のオン期間長を制御する第2の制御信号生成 部114とを有する。



【特許請求の範囲】

【請求項1】 主トランスの1次側に印加する電圧を主スイッチによりスイッチングするスイッチング電源に用いられ、前記主トランスの2次側に誘起された電圧を整流する同期整流回路において、

ゲート電極を前記主トランスの2次側ホット端子に接続し、ソース電極をグランドに接続し、ドレイン電極を前記主トランスの2次側コールド端子に接続した整流用FETと、

ソース電極をグランドに接続し、ドレイン電極を前記主 10 前記モノステーブルマルチバイブレータ回路は、さらにトランスの2次側ホット端子に接続した転流用FET 前記パルス幅制御端子に接続するディスチャージ端子を

前記転流用FETのゲート電極を駆動する駆動手段と、 前記主スイッチのターンオンタイミングに対する前記転 流用FETのターンオフタイミングのずれ量を検知し、 前記転流用FETが前記主スイッチのターンオンの直前 にターンオフするように前記駆動手段を制御する制御手 段とを有することを特徴とする同期整流回路。

【請求項2】 前記制御手段は、さらに、

前記主スイッチのターンオフタイミングを検知し、前記 20 主スイッチのターンオフをトリガとして前記転流用FE Tがターンオンするように前記駆動手段を制御すること を特徴とする請求項1記載の同期整流回路。

【請求項3】 前記制御手段は、

前記主スイッチのスイッチングタイミングを検知し、このタイミングを示す第1の検知信号を生成する第1の検知部と

前記転流用FETのターンオフタイミングを検知し、このタイミングを示す第2の検知信号を生成する第2の検知部と、

前記第1の検知信号に基づいて、前記転流用FETをターンオンさせるための第1の制御信号を生成する第1の制御信号生成部と、

前記第1および第2の検知信号に基づいて、前記転流用 FETのオン期間を調整するための第2の制御信号を生 成する第2の制御信号生成部とを有し、

前記駆動手段は、前記転流用FETを、前記第1の制御信号により決まるタイミングでターンオンさせ、前記第2の制御信号により決まる時間だけオンさせたあとにターンオフさせることを特徴とする請求項2記載の同期整40流回路。

【請求項4】 前記駆動手段は、

前記第1の制御信号が入力されるトリガ入力端子と、前記第2の制御信号が入力されるパルス幅制御端子と、パルスの出力端子とを備え、前記トリガ入力端子が所定のトリガレベルに変化してから前記パルス幅制御端子が所定のスレッシュホールドレベルに変化するまでの間、パルスを出力するモノステーブルマルチバイブレータ回路と、

前記モノステーブルマルチパイプレータ回路から入力さ 50 されているとともに前記第2の検知信号の出力端子とな

れる前記パルスに従って、前記転流用FETのゲート電極を駆動するバッファ回路とを有することを特徴とする請求項3記載の同期整流回路。

2

【請求項5】 前記主スイッチは、前記主トランスの1 次側に直列に設けられ、ゲート電極が外部から駆動され るFETであり、

前記第1の検知信号は、前記主スイッチFETがオフの とき第1のレベルとなり、オンのとき第2のレベルとな る信号であり、

前記モノステーブルマルチバイブレータ回路は、さらに 前記パルス幅制御端子に接続するディスチャージ端子を 備え、前記トリガ入力端子が前記トリガレベルになると 前記ディスチャージ端子を開放し、前記パルス幅制御端 子が前記スレッシュホールドレベルになると前記ディス チャージ端子をグランド電位にするものであり、

前記第2の制御信号生成部は、

第1の内部ノードと前記第2の検知信号が入力される入力端子との間に設けられた第1の抵抗と、

前記第1の検知信号が第1のレベルのとき前記第1の内部ノードを開放し、前記第1の検知信号が第2のレベルのとき前記第1の内部ノードをグランドに接続することにより、前記主スイッチのターンオンタイミングに対する前記転流用FETのターンオフタイミングのずれ量に応じたずれ検知信号を前記第1の内部ノードに生成するずれ検知信号生成回路と、

ベース電極が前記第1の内部ノードに接続され、エミッタ電極がグランドに接続され、コレクタ電極が第2の内部ノードに接続された第1のバイポーラトランジスタと、

30 前記第2の内部ノードとグランドの間に設けられた第1 のコンデンサと、

第3の内部ノードと前記第2の内部ノードとの間に設けられた第2の抵抗と、

正電源と前記第3の内部ノードとの間に設けられた第3 の抵抗と、

前記第3の内部ノードと前記パルス幅制御端子との間に 設けられた第4の抵抗と、

前記パルス幅制御端子とグランドとの間に設けられた第 2のコンデンサとを有し、

40 前記第2の検知部は、

アノード電極が前記バッファの出力端子に接続され、カ ソード電極が前記転流用FETのゲート電極に接続され たダイオードと、

前記パッファの出力端子と前記転流用FETのゲート電極の間に設けられた第5の抵抗と、

第6の抵抗と、

ベース電極が前記バッファの出力端子に接続され、エミッタ電極が前記転流用FETのゲート電極に接続され、コレクタ電極が前記第2の抵抗を介してグランドに接続されているとともに前記第2の検知信号の出力機子とな

・ る第2のバイポーラトランジスタとを有することを特徴とする請求項4記載の同期整流回路。

【請求項6】 前記主スイッチは、前記主トランスの1 次側に直列に設けられ、ゲート電極が外部から駆動されるFETであり、

前記第1の検知信号は、前記主スイッチFETがオフの とき第1のレベルとなり、オンのとき第2のレベルとな る信号であり、

前記モノステーブルマルチバイブレータ回路は、さらに 前記パルス幅制御端子に接続するディスチャージ端子を 10 備え、前記トリガ入力端子が前記トリガレベルになると 前記ディスチャージ端子を開放し、前記パルス幅制御端 子が前記スレッシュホールドレベルになると前記ディス チャージ端子をグランド電位にするものであり、

前記第2の制御信号生成部は、

第1の内部ノードと前記第2の検知信号が入力される入力端子との間に設けられた第1の抵抗と、

前記第1の検知信号が第1のレベルのとき前記第1の内部ノードを開放し、前記第1の検知信号が第2のレベルのとき前記第1の内部ノードをグランドに接続すること 20により、前記主スイッチのターンオンタイミングに対する前記転流用FETのターンオフタイミングのずれ量に応じたずれ検知信号を前記第1の内部ノードに生成するずれ検知信号生成回路と、

ベース電極が前記第1の内部ノードに接続され、エミッタ電極がグランドに接続され、コレクタ電極が第2の内部ノードに接続された第1のバイポーラトランジスタと、

前記第2の内部ノードとグランドの間に設けられた第1 のコンデンサと、

第3の内部ノードと前記第2の内部ノードとの間に設けられた第2の抵抗と、

正電源と前記第3の内部ノードとの間に設けられた第3の抵抗と.

前記第3の内部ノードと前記パルス幅制御端子との間に 設けられた第4の抵抗と、

前記パルス幅制御端子とグランドとの間に設けられた第 2のコンデンサとを有し、

前記第2の検知部は、

1次側ホット端子が前記バッファの出力端子に接続され、1次側コールド端子が前記転流用FETのゲート電極に接続され、2次側ホット端子がグランドに接続されたカレントトランスと、

第5の抵抗と、

アノード電極が前記カレントトランスの2次側コールド端子に接続され、カソード電極が前記第5の抵抗を介してグランドに接続されるとともに前記第2の検知信号の出力端子となるダイオードとを有することを特徴とする請求項4記載の同期整流回路。

【請求項7】 前記第1の検知部は、1次側ホット端子 50

が前記主スイッチFETのゲート電極に接続され、1次側および2次側のコールド端子がグランドに接続され、2次側ホット端子が前記第1の検知信号の出力端子となるパルストランスであることを特徴とする請求項5または6に記載の同期整流回路。

4

【請求項8】 前記第1の制御信号生成部は、前記検知信号を微分し、この微分信号を前記第1の制御信号とするCR微分回路であることを特徴とする請求項5または6に記載の同期整流回路。

3 【請求項9】 1次側ホット端子に直流電圧が入力される主トランスと、

前記主トランスの1次側コールド端子とグランドとの間 をスイッチングする主スイッチと、

前記主トランスの2次側に誘起された電圧を整流する同 期整流回路と、

前記同期整流回路により整流された電圧を平滑化する平滑回路とを備え、

前記同期整流回路が、

ゲート電極を前記主トランスの2次側ホット端子に接続し、ソース電極をグランドに接続し、ドレイン電極を前記主トランスの2次側コールド端子に接続した整流用F ETと

ソース電極をグランドに接続し、ドレイン電極を前記主 トランスの2次側ホット端子に接続した転流用FET

前記転流用FETのゲート電極を駆動する駆動手段と、 前記主スイッチのターンオンタイミングに対する前記転 流用FETのターンオフタイミングのずれ量を検知し、 前記転流用FETが前記主スイッチのターンオンの直前 にターンオフするように前記駆動手段を制御する制御手 段とを有することを特徴とするフォワード型コンバータ 電源。

【請求項10】 前記制御手段は、

さらに、前記主スイッチのターンオフタイミングを検知 し、前記主スイッチのターンオフをトリガとして前記転 流用FETがターンオンするように前記駆動手段を制御 するものであり、

前記主スイッチのスイッチングタイミングを検知し、このタイミングを示す第1の検知信号を生成する第1の検知部と、

前記転流用FETのターンオフタイミングを検知し、このタイミングを示す第2の検知信号を生成する第2の検知部と、

前記第1の検知信号に基づいて、前記転流用FETをターンオンさせるための第1の制御信号を生成する第1の 制御信号生成部と、

前記第1および第2の検知信号に基づいて、前記転流用 FETのオン期間を調整するための第2の制御信号を生 成する第2の制御信号生成部とを有し、

前記駆動手段は、前記転流用FETを、前記第1の制御

信号により決まるタイミングでターンオンさせ、前記第2の制御信号により決まる時間だけオンさせたあとにターンオフさせることを特徴とする請求項9記載のフォワード型コンバータ電源。

【請求項11】 前記主スイッチが、前記主トランスの 1次側に直列に設けられ、ゲート電極が外部から駆動さ れるFETであり、

前記平滑回路が、

負荷に接続するための負荷接続端子と前記主トランジス 転流用FET45は、主スイッチFET3がオフしてい タの2次側ホット端子との間に設けられたチョークコイ 10 るときにオンするFETであり、チョークコイル7に蓄 えられたエネルギーにより負荷に電力を供給する転流動

前記負荷接続端子とグランドとの間に設けられたコンデンサとを有することを特徴とする請求項9または10に記載のフォワード型コンバータ電源。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フォワード型コンバータ電源、およびフォワード型コンバータ電源等のスイッチング電源に用いられる同期整流回路に関するものである。

[0002]

【従来の技術】スイッチング電源の一種であるスイッチング方式DC/DCコンバータ電源には、フォワード型とフリーホイール型があり、前者をフォワード型コンバータ電源、後者をフリーホイール型コンバータ電源と称する。スイッチング方式DC/DCコンバータ電源は、変換トランス(以下、主トランスと称する)を備え、1次側(直流電圧が供給される側)と2次側(負荷に接続する側)とを絶縁している。フォワード型コンバータ電源は、数10 [W] クラスのスイッチング電源に最も頻 30 繁に用いられる。

【0003】図4は従来のフォワード型コンバータ電源 の構成を示す回路図である。図4のフォワード型コンバ ータ電源は、直流電圧の入力端子 1 と、主トランス 2 と、外部のコントロール I C 2 O 1 により駆動され、主 トランスの1次巻線2aをスイッチングする主スイッチ FET3と、主トランスの2次巻線2bに生成されたス イッチング電圧を整流する同期整流回路103と、整流 電圧を平滑化する平滑回路102とを備えている。平滑 回路102は、チョークコイル7とコンデンサ8とを有 40 し、平滑化した電力を負荷接続端子9から負荷側に供給 する。同期整流回路103は、ゲート電極が2次巻線2 bのホット端子 (図中の黒丸印側の端子) に接続され、 ソース電極がグランドに接続され、ドレイン電極が2次 巻線2bのコールド端子(図中の無印側の端子)に接続 された整流用FET5と、ゲート電極が2次巻線2bの コールド端子に接続され、ソース電極がグランドに接続 され、ドレイン電極が2次巻線2bのホット端子に接続 された転流用FET45とを有する。整流用FET5お よび転流用FET45には、pチャネルFETよりもオ 50

ン抵抗が低いnチャネルFETが用いられる。なお、整流用FET5および転流用FET45のシンボル中にあるダイオードは、ソースに接続しているp型基板とn型のドレインとによる寄生ダイオードを示す。整流用FET5は、主スイッチFET3がオンしているときにオンするFETであり、平滑回路102のチョークコイル7(負荷側)にエネルギーを伝送して負荷に電力を供給する整流動作をするために設けられたものである。また、転流用FET45は、主スイッチFET3がオフしているときにオンするFETであり、チョークコイル7に蓄えられたエネルギーにより負荷に電力を供給する転流動

【0004】このように、フォワード型コンバータ電源は、整流用FET5と転流用FET45とを交互にオンさせ、主スイッチFET3がオンしているときに主トランス2の1次側から2次側にエネルギーを伝送するものである。なお、フリーホイール型コンバータ電源は、転流用FETを設けずに、主スイッチFET3がオフしているときに、整流用FETをオンさせ、主トランスの120次側から2次側にエネルギーを伝送するものである。

作をするために設けられたものである。

[0005]

ることによるものである。

【発明が解決しようとする課題】しかしながら上記従来の同期整流回路103においては、2次巻線2bの極性が反転し、ホット端子がコールド端子よりも高電位になったときに、転流用FET45が瞬時にターンオフできず、転流期間(転流動作の期間)が終わり整流期間(整流動作の期間)に移行した瞬間に、2次巻線2b→転流用FET45→整流用FET5(またはその内部寄生ダイオード)という経路で無効電流が流れてしまうという問題があった。上記の無効電流が流れてしまうという問題があった。上記の無効電流は、数[ナノ秒]から数10[ナノ秒]持続し、電流値も数[A]から10[A]にも達するため、電源効率を悪化させるばかりでなく、ノイズを発生させる。上記のFETのスイッチング遅延は、主にゲート容量を充放電するのに時間がかか

【0006】またもし仮に、転流期間の終了前の早い時期に転流用FET45をターンオフさせると、残された転流期間において、転流用FET45の内部寄生ダイオードがオンし、転流動作が継続される。この内部寄生ダイオードは、pnダイオードであるから逆回復時間が極めて長く、転流期間が終わり整流期間に移行した瞬間に瞬時にターンオフできず、2次巻線2b→転流用FET45の内部寄生ダイオード→整流用FET5(またはその内部寄生ダイオード)という経路で、上記と同様の無効電流が流れてしまう。

【0007】本発明はこのような従来の課題を解決するためになされたものであり、無効電流をなくし、電源効率を上げることができる同期整流回路を提供することを目的とするものである。

[0008]

· 【課題を解決するための手段】上記の目的を達成するた めに本発明の同期整流回路は、主トランスの1次側に印 加する電圧を主スイッチによりスイッチングするスイッ チング電源に用いられ、前記主トランスの2次側に誘起 された電圧を整流する同期整流回路において、ゲート電 極を前記主トランスの2次側ホット端子に接続し、ソー ス電極をグランドに接続し、ドレイン電極を前記主トラ ンスの2次側コールド端子に接続した整流用FETと、 ソース電極をグランドに接続し、ドレイン電極を前記主 トランスの2次側ホット端子に接続した転流用FET と、前記転流用FETのゲート電極を駆動する駆動手段 と、前記主スイッチのターンオンタイミングに対する前 記転流用FETのターンオフタイミングのずれ量を検知 し、前記転流用FETが前記主スイッチのターンオンの 直前にターンオフするように前記駆動手段を制御する制 御手段とを有することを特徴とするものである。

[0009]

【発明の実施の形態】実施の形態1

図1は本発明の実施の形態1のフォワード型コンバータ電源の構成を示す回路図である。図1のフォワード型コ 20ンバータ電源は、外部から直流電圧が入力される電圧入力端子1と、主トランス2と、主スイッチFET3と、本発明の同期整流回路101と、平滑回路102と、負荷接続端子9とを有する。

【0010】主トランス2は、1次巻線2aと2次巻線 2 b とを有する。 1 次巻線 2 a のホット端子 (図中の黒 丸印側の端子)は、電圧入力端子1に接続されている。 なお、以下の説明において、1次巻線2aのホット端子 を1次側ホット端子2a-h1次巻線2aのコールド端 子(図中の無印側の端子)を1次側コールド端子2ac、2次巻線2bのホット端子(図中の黒丸印側の端 子)を2次側ホット端子2b-h、2次巻線2bのコー ルド端子 (図中の無印側の端子) を2次側コールド端子 2b-cと称する。また、主スイッチFET3は、ゲー ト電極Aが外部に設けられたコントロールIC201に 接続され、ドレイン電極が主トランス2の1次巻線2a のコールド端子に接続され、ソース電極がグランドに接 続されたnMOSFETである。なお、主スイッチFE T3のシンボル中にあるダイオードは、ソースに接続し ているp型基板とn型のドレインとによる寄生ダイオー ドを示す。コントロールIC201は、主スイッチFE T3のゲート電極Aを駆動し、主スイッチFET3をス イッチング動作させる。主スイッチFET3は、直流電 圧が印加された1次巻線2aをスイッチングすることに より(1次側コールド端子をグランドに接続し、またグ ランドから開放することにより)、2次巻線2bにスイ ッチング電圧を誘起させる。

【0011】同期整流回路101は、主トランスの2次 巻線2bに誘起されたスイッチング電圧を整流するもの であり、整流用FET5と、転流用FET6と、制御手 50

段と、駆動手段110とを有する。整流用FET5は、ゲート電極Mが主トランス2の2次側ホット端子2bーhに接続され、ソース電極がグランドに接続され、ドレイン電極が2次側コールド端子2bーcに接続されたnMOSFETである。また、転流用FET6は、ソース電極がグランドに接続され、ドレイン電極が2次側ホット端子2bーhに接続されたnMOSFETである。なお、整流用FET5および転流用FET6のシンボル中にあるダイオードは、ソースに接続しているp型基板と10 n型のドレインとによる寄生ダイオードを示す。

Я

【0012】制御手段は、主スイッチFET3のターンオフタイミング、および主スイッチFET3のターンオンタイミングに対する転流用FET6のターンオフタイミングのずれ量を検知し、転流用FET6が、主スイッチFET3のターンオフをトリガとしてターンオンし、主スイッチFET3のターンオンの直前にターンオフするように駆動手段を制御するものであり、第1検知部112と、第1の制御信号生成部112と、第2の検知部113と、第2の制御信号生成部114とを有する。

【0013】第1の検知部111は、スイッチFET3のスイッチングタイミングを検知し、このタイミングを示す第1の検知信号を生成するものであり、ここではパルストランス10である。パルストランス10は、1次巻線10aと、2次巻線10bとを有し、図中のノードCに第1の検知信号を生成する。パルストランス10の1次巻線10aのホット端子は主スイッチFET3のゲート電極Aに接続され、1次巻線10aおよび2次巻線10bのコールド端子はグランドに接続され、2次巻線10bのホット端子はノードCに接続されている。

【0014】第1の制御信号生成部112は、第1の検知信号に基づいて、転流用FET6をターンオンさせるための第1の制御信号を図中のノードDに生成するものである。第1の制御信号生成部は、ここでは、ノードCとDの間に設けられたコンデンサ25と、ノードDとグランドとの間に設けられた抵抗26とにより構成されるCR微分回路である。

【0015】第2の検知部113は、転流用FET6のターンオフタイミングを検知し、このタイミングを示す第2の検知信号を図中のノードHに生成するものであり、ここでは、ダイオード21と、抵抗22,24と、pnp型バイポーラトランジスタ23とを有する。ダイオード21のアノード電極はノードK(バッファ20の出力端子)に接続され、カソード電極は転流用FET6のゲート電極Gに接続されている。また、抵抗22は、ノードKとゲート電極Gとの間に設けられている。また、pnpトランジスタ23のベース電極はノードKに接続され、エミッタ電極はゲート電極Gに接続され、コレクタ電極はノードHに接続されるとともに抵抗24を介してグランドに接続されている。

【0016】第2の制御信号生成部114は、第1およ

び第2の検知信号に基づいて、転流用FET6のオン期 間を調整するための第2の制御信号を図中の内部ノード Eに生成するものであり、インバータ11と、npn型 バイポーラトランジスタ12と、抵抗13,15~17 と、コンデンサ14,18とを有する。抵抗13は、図 中のノードIと第2の検知信号が生成されるノードHと の間に設けられている。また、インバータ11 (ずれ検 知信号生成回路)は、ノードCに接続する入力端子と、 図中のノードIに接続されたオープンコレクタ型の出力 端子とを備え、第1の検知信号がLowレベルのときノ ードIを開放し、第1の検知信号がHighレベルのと きノードIをグランドに接続することにより、主スイッ チFET3のターンオンタイミングに対する転流用FE T6のターンオフタイミングのずれ量に応じたずれ検知 信号をノードIに生成する。すなわち、インバータ11 は、第1の検知信号がLowレベルのときには(主スイ ッチFET3がオフであるときには)、第2の検知信号 をノードIに伝送し、第1の検知信号がHighレベル に変化すると(主スイッチFET3がターンオンする と)、ノード I を強制的にグランド電位にする。なお、 ずれ検知信号生成回路は、インバータ11ではなく、オ ープンコレクタ型のエミッタ接地npn型バイポーラト ランジスタでも良い。また、npnトランジスタ12の ベース電極は、ずれ検知信号が生成されるノードIに接 続され、エミッタ電極はグランドに接続され、コレクタ 電極はノード」に接続されている。また、コンデンサ1 4はノード」とグランドの間に設けられており、抵抗1 5はノード」とノードLとの間に設けられている。ま た、抵抗16は正電源VDDとノードLとの間に設けら れており、抵抗17はノードLと第2の制御信号が生成 されるノードEとの間に設けられており、コンデンサ1 8はノードEとグランドの間に設けられている。

【0017】駆動手段110は、制御手段から入力された第1および第2の制御信号に従って、転流用FET6のゲート電極Gを駆動するものであり、モノステーブルマルチバイブレータIC(モノマルチIC)19と、バッファ20とを有する。

【0018】モノマルチIC19は、ディスチャージ端子19aと、パルス幅制御端子19bと、トリガ入力端子19cと、パルスの出力端子19dとを備え、トリガ 40入力端子19cが所定のトリガレベルになると(トリガ入力端子19cに所定のトリガパルスが入力されると)、ディスチャージ端子19aを開放するとともにパルスの出力を開始し、パルス幅制御端子19bが所定のスレッシュホールドレベルに上昇変化すると、パルスの出力を停止するとともに、ディスチャージ端子19aをグランド電位にする。すなわち、モノマルチIC19は、トリガ入力端子19cが上記のトリガレベルに変化してからパルス幅制御端子19bが上記のスレッシュホールドレベルに変化するまでの間、出力端子19dにパ 50

ルスを出力する。ディスチャージ端子19aおよびパル ス幅制御端子19bは第2の制御信号が生成されるノー ドEに接続されており、トリガ入力端子19cは第1の 制御信号が生成されるノードDに接続されており、また 出力端子19dはノードFに接続されている。モノマル チIC19によりノードFに出力させるパルスを転流用 パルスと称し、またノードFに生成される信号を転流用 パルス信号と称する。上記のトリガレベルは、ここでは 負の電圧レベルであり、第1の制御信号の負パルスが上 記のトリガパルスとなる。モノマルチIC19として は、例えばTI社製のTLC555を用いる。なお、モ ノマルチIC19は、パルス幅を可変できるモノステー ブルマルチバイブレータ回路であれば良い。また、バッ ファ20の入力端子はノードFに接続され、バッファ2 0の出力端子はノードKに接続されている。このバッフ ァ20は、第2の検知部のダイオード21および抵抗2 2を介して転流用FET6のゲート電極Gを駆動する。 【0019】平滑回路102は、同期整流回路101に より整流された電圧を平滑化するものであり、チョーク コイル7と、コンデンサ8とを有する。チョークコイル 7は、主トランス2の2次巻線2bのホット端子と負荷 接続端子9との間に設けられている。また、コンデンサ 8は、負荷接続端子9とグランドとの間に設けられてい

10

【0020】次に、図1に示す実施の形態1のフォワード型コンバータ電源の動作を説明する。図2は図1のフォワード型コンバータ電源における各部の動作波形図である。図2において、(A)は主スイッチFET3のゲート電極A、(B)は主スイッチFET3のドレイン電極B(巻線2aのコールド端子)、(G)は転流用FETのゲート電極Gの各電圧波形である。また、(C)はノードCの電圧波形(第1の検知信号)(D)はノードDの電圧波形(第1の制御信号)、(E)はノードEの電圧波形(第2の制御信号)、(F)はノードFの電圧波形(転流スイッチパルス)、(H)はノード日の電圧波形(第2の検知信号)、(I)はノードIの電圧波形(ずれ検知信号)、(J)はノード」の電圧波形(コンデンサ14の端子間電圧波形)である。

【0021】主スイッチFET3のゲート電極Aは、コントロールIC201によりHighレベル(以下、単にHighと表記する)およびLowレベル(以下、単Lowと表記する)に交互に駆動される(図2(A)参照)。ゲート電極AがLowからHighに変化すると、主スイッチFET3はターンオンし、またゲート電極AがHighからLowに変化すると、主スイッチFET3はターンオフする。主スイッチFET3のスイッチングには、数10[ナノ秒]の時間がかかり、ゲート電極Aの電圧波形の立ち上がりおよび立ち下がりが傾斜する。主スイッチFET3がオンしているときは、主トランス2の1次側コールド端子2a-cはグランド(G

ND) 電位となり、また主スイッチFET3はオフして いるときは、1次側コールド端子2a-cは、直流電圧 が印加されている1次側ホット端子2a-hよりも高電 位になる(図2(B)参照)。主スイッチFET3がオ ンしている期間(1次側コールド端子2a-cが1次側 ホット端子2a-hよりも低電位となる期間)が整流期 間であり、また主スイッチFET3がオフしている期間 (1次側コールド端子2a-cが1次側ホット端子2a ーhよりも高電位となる期間)が転流期間である。整流 期間においては、主トランス2の2次側ホット端子2b 10 ーhは2次側コールド端子2b-cよりも高電位にな り、また転流期間においては、2次側ホット端子2bhは2次側コールド端子2b-cよりも低電位になる。

【0022】転流期間から整流期間に変化し、2次側ホ ット端子2b-hが2次側コールド端子2b-cよりも 高電位になると、2次側コールド端子2b-cは整流用 FET5の内部寄生ダイオードによりグランド電位付近 の負電位にクランプされ、2次側ホット端子2b-hは 正電位となるので、整流用FET5はターンオンする。 従って、整流期間においては、2次側ホット端子2bh→チョークコイル7→負荷接続端子9→図示しない負 荷→グランド→整流用FET5→2次側コールド端子2 b-cという経路で電流が流れ、チョークコイル7にエ ネルギーが蓄積される。

【0023】一方、整流期間から転流期間に変化し、2 次側ホット端子2b-hが2次側コールド端子2b-c よりも低電位になると、整流用FET5のゲート電極M (2次側ホット端子2b-h)の電位は転流用FET6 の内部寄生ダイオードによるクランプレベルであるグラ ンド電位付近の負電位まで降下するので、整流用FET 5はターンオフし、転流用FET6は制御手段および駆 動手段によりターンオンし、またチョークコイル7の極 性が反転する。従って、転流期間においては、整流用F ET5はオフ、転流用FET6はオンであり、チョーク コイル7に蓄積されたエネルギーにより、チョークコイ ル7→負荷接続端子9→図示しない負荷→グランド→転 流用FET6→チョークコイル7という経路で電流が流 れる。

【0024】本発明の同期整流回路101は、制御手段 および駆動手段により転流用FET6のゲート電極Gを 駆動し、整流期間の終了直前(転流期間の開始直前)に 転流用FET6をターンオンさせることにより、転流期 間から整流期間に変化したときに、2次巻線2bと転流 用FET6と整流用FET5からなるループに無効電流 が流れないようにしたことを特徴とするものである。

【0025】以下に、同期整流回路101の制御手段 (第1の検知部111、第1の制御信号生成部112、 第2の検知部113、第2の制御信号生成部114)お よび駆動手段110の動作を詳細に説明する。まず、主 スイッチFET3のゲート電極AがHighであり、主 50 参照)、これにより転流用FET6はターンオンする。

スイッチFET3がオンしている整流期間においては、 パルストランス10は、ノードCの第1の検知信号をH ighに保持する(図2(C)参照)。ノードCがHi ghなので、ノードD(モノマルチIC19のトリガ入 力端子19 c) は、抵抗26によりグランド電位に保持 されている(図2(D)参照)。モノマルチIC19 は、ノードF(パルス出力端子19d)をLowレベル に保持し(図2(F)参照)、またノードE(ディスチ ャージ端子19a)をグランド電位に保持する(図2 (E) 参照)。ノードFがLowなので、バッファ20 は、ノードKをLow(グランド電位)に保持し、抵抗 22を介して整流FET6のゲート電極Gをグランド電 位に保持する(図2(G)参照)。従って、整流期間に おいては、整流FET6はオフしている。ノードKと整 流FET6のゲート電極Gが同電位なので、トランジス タ23はオフしており、ノードHの第2の検知信号は抵

抗24によりグランド電位になっている(図2(H)参 照)。また、ノードCがHighなので、インバータ1 1はノード I をグランド電位に保持する(図2(I)参 照)。ノードIがグランド電位なので、トランジスタ1 2はオフしている。

【0026】次に、主スイッチFET3のゲート電極A がHighからLowに変化し、整流期間から転流期間 に変化すると、パルストランス10はノードCの第1の 検知信号を、HighからLow(GND電位)に変化 させる (図2 (C) 参照)。ノードCの第1の検知信号 がLowに変化すると、インバータ11は、グランド電 位に保持していたノードΙを開放する(図2(Ι)参 照)。また、コンデンサ25および抵抗26からなるC R微分回路は、ノードDの第1の制御信号をGND電位 から負電位に変化させ、ノードDに負パルスを生成する (図2(D)参照)。この負パルスは、モノマルチIC 19のトリガパルスとなるものであり、トリガ入力端子 19 c に入力される。

【0027】トリガ入力端子19cにトリガパルスが入 力されると、モノマルチIC19は、出力端子19 dに 転流用パルスを出力し、ノードFの転流用パルス信号を LowからHighに変化させ(図2(F)参照)、ま たGND電位に固定していたディスチャージ端子19a を開放する。ディスチャージ端子19aの開放により、 抵抗17からの電流によるコンデンサ18の充電が開始 され、ノードEの第2の制御信号がグランド電位から上 昇を開始する(図2(E)参照)。なお、モノマルチI C19は、パルス幅制御端子19bの電位 (ノードEの 電位) が所定のスレッシュホールドレベルに上昇するま で、転流用パルスの出力を継続する。

【0028】ノードFがHighに変化すると、バッフ ァ20は、ダイオード21を介して転流用FETのゲー ト電極GをLowからHighに変化させ(図2(G)

・転流用FET6のターンオフには数10 [ナノ秒] の時間がかかり、ゲート電極Gの電圧波形の立ち上がりが傾斜する。

【0029】次に、転流期間においては、ノードFがHighである間は、転流用FET6はオンしており、またノードEの第2の制御信号が三角波状に上昇していく(図2(E)参照)。コンデンサ18は、正電源VDDから抵抗16および17を介して供給される電流と、コンデンサ14から抵抗15および16を介して供給される電流とにより充電される。このとき、正電源VDDは10定電源なので正電源VDDから供給される電流は一定であるが、コンデンサ14から供給される電流は、コンデンサ18の充電が開始される直前のノードJの電位(コンデンサ14の端子間電圧)により変化する。すなわち、モノマルチIC19にトリガパルスが入力され、コンデンサ18の充電が開始される直前のコンデンサ14の端子間電圧が大きいほど、ノードEの電位上昇速度(コンデンサ18の充電速度)は速くなる。

【0030】ノードEの電位(パルス幅制御端子19bの電位)が所定のスレッシュホールドレベルまで上昇す 20ると、モノマルチIC19は、パルスの出力を停止し、ノードFの転流用パルス信号をHighからLowに変化させ(図2(F)参照)、またディスチャージ端子19aをグランド電位に固定し、コンデンサ18を放電させる。これにより、ノードEの第2の制御信号はグランド電位となる。モノマルチIC19の出力パルス幅は、トリガパルスが入力されてからノードEがスレッシュホールドレベルに達するまでの期間に等しく、ノードEの電位上昇速度に依存する。ノードEの電位上昇速度は、上述したようにトリガパルスの入力直前のコンデンサ1304の端子間電圧に依存する。従って、モノマルチIC19の出力パルス幅は、トリガパルスの入力直前のコンデンサ14の端子間電圧に依存する。

【0031】ノードFがLowに変化すると、バッファ 20はノードKをHighからLowに変化させ、抵抗 22を介して転流用FET6のゲート電極GをHigh からLowに変化させる(図2(G)参照)。これによ り転流用FET6はターンオフする。転流用FET6の ターンオフには数10[ナノ秒]の時間がかかり、ゲー ト電極Gの電圧波形の立ち下がりが傾斜する。この転流 40 用FET6のターンオフ期間に、ゲート電極Gから抵抗 22に電流が流れ、抵抗22の端子間に電圧降下が生 じ、トランジスタ23が瞬間的にターンオンし、トラン ジスタ23を介して抵抗24にスパイク状の電流が流 れ、これによりノードHの第2の検知信号にスパイク状 の正電圧が生成される(図2(H)参照)。この第2の 制御信号の正電圧は、ノードCがLowであり、インバ ータ11がノードIを開放している期間にのみノードI に伝達される。トランジスタ12は、ノードIが正電位 となる期間オンし、コンデンサ14の電荷の一部を放電 50 させ、コンデンサC14の端子間電圧 (ノードJの電位) を降下させる。

【0032】次に、主スイッチFET3のゲート電極AがLowからHighに変化し、転流期間から整流期間に変化すると、パルストランス10は、ノードCの第1の検知信号をLowからHighに変化させる(図2(C)参照)。ノードCの第1の検知信号がHighに変化すると、インバータ11は開放していたノードIを強制的にグランド電位にする(図2(I)参照)。また、コンデンサ25および抵抗26からなるCR微分回路は、ノードDの第1の制御信号をGND電位から正電位に変化させ、ノードDに正パルスを生成する(図2

(D) 参照)。なお、この正パルスは、モノマルチIC 19のトリガパルスとはならない。

【0033】以下に、同期整流回路101の制御手段による転流用FET6のターンオフタイミングの調整動作について説明する。まず、ノードJの電位(コンデンサ14の端子間電圧)をVDDレベルにしてトリガパルスを入力したときに、モノマルチIC19の出力パルス幅が転流期間よりも短くなるように、抵抗16,17、およびコンデンサ18の値を設定しておく。

【0034】図2の期間T1においては、転流期間中に 転流用FET6がターンオフし、転流期間の終了よりも 前に、ノードHが正電位となる期間が終了している。こ の場合は、ノードHの第2の検知信号の全正電位期間に おいて、ノードIが正電位となり、トランジスタ12が オンし、コンデンサ14が放電する。また、図2の期間 T3においては、転流用FET6のターンオフタイミン グが転流期間の終了時期と一致し、整流期間の開始とと もにノードHが正電位となる。この場合は、ノードHの 第2の検知信号の全正電位期間において、ノード I はグ ランド電位となり、トランジスタ12はオンせず、コン デンサ14は放電しない。また、図2の期間T2におい ては、転流期間中における上記の期間T1よりも遅い時 期に転流用FET6がターンオフし、ノードHの第2の 検知信号の正電位期間が、転流期間の終了時期と重なり 合っている。この場合は、転流期間の終了時よりも前の ノードHの部分的な正電位期間において、ノードIが正 電位となり、トランジスタ12がオンし、コンデンサ1 4が放電する。トランジスタ12のオン期間は上記の期 間T1におけるそれよりも短く、コンデンサ14の放電 によるノードJの電位降下は上記の期間T1におけるそ れよりも小さくなる。

【0035】転流用FET6のターンオフタイミングを 決めるノードFの転流用パルスの幅は、上述したよう に、転流期間の開始時のノードJの電位(コンデンサ1 4の端子間電圧)により決まるので、コンデンサ14の 容量値を、例えば、図2(H)の第2の検知信号の正電 位頂部Pが転流期間の終了時期と一致するときに、転流 期間の開始時のノードJの電位が一定値を保つように設 、定する。これにより、制御手段は、期間T1およびT2 のように、正電位頂部Pが転流期間の終了時よりも前にあるときには転流用パルスの幅を長くし、また期間T1 のように、正電位頂部Pが転流期間の終了時よりもあとにあるときには転流用パルスの幅を短くする。すなわち、制御手段は、正電位頂部Pが転流期間の終了時期と一致し、転流用FET6が転流期間の終了直前(主スイッチFET3のターンオン直前)にターンオフするように、転流用パルスの幅を制御する。

【0036】また、制御手段は、ゲート電極の電位変化 10 を検知することにより、主スイッチFET3の実際のターンオンタイミングおよび転流用FET6の実際のターンオフタイミングに基づいて、転流用パルスの幅を制御する構成なので、FETのスイッチング遅延時間のバラツキを吸収し、主スイッチFET3のターンオフ直前に、また内部寄生ダイオードをオンさせることなく、確実に転流用FET6をターンオフさせることができる。従って、転流期間から整流期間に変化したときに、2次側ホット端子2bーh→転流用FET6→整流用FET 5→2次側コールド端子2bーcという経路で無効電流 20 が流れることはなく、電源効率を高くすることができる。

【0037】このように実施の形態1によれば、転流用FET6のゲート電極Gを駆動する駆動手段110と、駆動手段110を制御する制御手段とを設け、制御手段により、主スイッチFET3のターンオンタイミングに対する転流用FET6のターンオフタイミングのずれ量を検知し、転流用FET6が主スイッチFET3のターンオンの直前にターンオフするように駆動手段110を制御するようにしたことにより、無効電流が流れることはなく、電源効率を高くすることができる。

【0038】実施の形態2

上記実施の形態1では、転流用FET6のゲート電極GとノードK(バッファ20の出力端子)との間に、ダイオード21および抵抗22を設けて第2の検知部を構成したが、ゲート電極GとノードKとの間にカレントトランスを設けて第2の検知部を構成しても良い。カレントトランスは、1次巻線を1ターンあるいは数ターンにすることにより1次巻線の端子間を短絡と見なせるようにしたトランスである。

【0039】この実施の形態2のフォワード型コンバータ電源は、図1の実施の形態1のフォワード型コンバータ電源において、同期整流回路101の第2の検知部113を、カレントトランスを用いて構成した第2の検知部115としたものである。図3は本発明の実施の形態2における第2の検知部115の構成を示す回路図である。第2の検知部115は、図1の第2の検知部113と同様に転流用FET6のターンオフタイミングを検知し、このタイミングを示す第2の検知信号をノードHに生成するものであり、カレントトランス30と、ダイオ50

ード31と、抵抗32とを有する。

【0040】カレントトランス30は、端子間を短絡と見なせる1次巻線30aと、2次巻線30bとを有する。1次巻線30aのホット端子はノードKに接続され、1次巻線30aのコールド端子は転流用FET6のゲート電極Gに接続され、2次巻線30bのホット端子はグランドに接続され、2次巻線30bのコールド端子はダイオード31のアノード電極に接続されている。また、ダイオード31のカソード電極は、ノードHに接続されるとともに、抵抗32を介してグランドに接続されている。

16

【0041】実施の形態2におけるノードK, G, Hの電圧波形は、図2に示すものと同じである。第2の検知部115において、バッファ20によりノードKがHighからLowに変化したときに、2次巻線30bのコールド端子が正電位となり、ダイオード31がオンし、抵抗32に電流が流れ、ノードHにスパイク状の正電圧が発生する(図2(H)参照)。また、ノードKがHighからLowに変化したときには、2次巻線30bのコールド端子が負電位となるので、ダイオード31はオンせず、抵抗32には電流が流れない。すなわち、第2の検知部115は、上記実施の形態1の第2の検知部113と同様に、転流用FET6のゲート電圧GがHighからLowに変化したときにのみ、ノードHの第2の検知信号にスパイク状の正電圧を発生させる。

【0042】このように実施の形態2によれば、転流用 FET6のゲート電極Gを駆動する駆動手段110と、 駆動手段110を制御する制御手段とを設け、制御手段の第2の検知部115をカレントトランス30を用いて 構成し、上記実施の形態同様に、制御手段により、主スイッチFET3のターンオンタイミングに対する転流用 FET6のターンオフタイミングのずれ量を検知し、転流用FET6が主スイッチFET3のターンオンの直前 にターンオフするように駆動手段110を制御するようにしたことにより、無効電流が流れることはなく、電源 効率を高くすることができる。

[0043]

40

【発明の効果】以上説明したように、転流用FETのゲート電極を駆動する駆動手段と、この駆動手段を制御する制御手段とを設け、制御手段により、主スイッチのターンオンタイミングに対する転流用FETのターンオフタイミングのずれ量を検知し、転流用FETが主スイッチのターンオンの直前にターンオフするように駆動手段を制御するようにしたことにより、無効電流が流れることはなく、電源効率を高くすることができるという効果がある。

【図面の簡単な説明】

【図1】本発明の実施の形態1のフォワード型コンバー タ電源の構成を示す回路図である。

【図2】本発明の実施の形態1のフォワード型コンバー

• 夕電源における各部の動作波形図である。

【図3】本発明の実施の形態2のフォワード型コンバー タ電源における第2の検知部の構成を示す回路図であ

【図4】従来のフォワード型コンバータ電源の構成を示 す回路図である。


【符号の説明】

2 主トランス、 3 主スイッチFET、 5 整流 用FET、 6 転流用FET、 7 チョークコイ ル、 8, 14, 18, 25 コンデンサ、 9 負荷接 10

続端子、 10 パルストランス、 11 インバー タ、 12 npnトランジスタ、 13, 15, 1 6, 17, 22, 24, 26, 32 抵抗、19 モノ マルチIC、 20 バッファ、 21, 31 ダイオ ード、 23 pnpトランジスタ、 101 同期整 流回路、 102 平滑回路、 110 駆動手段、 111 第1の検知部、 112 第1の制御信号生成 部、113,115 第2の検知部、 114 第2の 制御信号生成部。


18

【図1】



【図3】

実施の形態 2における第2の検知部



【図4】 103 後来例



